
試したアーキテクチャはこれ。

クロックが50MHzの条件ではタイミングがMetしなかったので、40MHzに下げた結果、Metした。

リソース使用率(SLICE使用率)は、なんと 100% になった。これまで、FPGAのリソースを100%まで使い切った記憶が無いので少し感動した。今回使用しているFPGA(MachXO2)はI2CとSPIのハードマクロを内蔵しているが、現状使用していない。これらを使うようにすれば使用率は少し減る可能性はある。

Physical viewerで見るとこんな感じだ。
Floorplan viewerではこんな感じ。。。スゲー
以前、zumi32用gccの移植をやった時に作成したLEDを左右に光らせるプログラムを、今回のアーキテクチャ用に変更して試した。
以下が動かした様子
0 件のコメント:
コメントを投稿