Spartan6版 DDR2コントローラの作成 3

DDR2-800版のDDR2コントローラの作成を行っている。
この速度になると従来の設計方法ではタイミング制約を満たせない。
RTLの可搬性というか他FPGAへの移植性を失ってしまうが、PHY部はハードマクロのIODELAY2、
ISERDES, OSERDESを使わざるを得ない。しかし、このハードマクロ達がまた、使い辛い。
いやーまいった。でも、何とかPHYは出来てデバッグを行っている。
一応、PHY部800MHz (I/O SERDES部）、ローカルI/F部200MHzでタイミングはMetするが、
実機動作させると、リードデータが正しくない。  600MHzにして、IODELAY2の入力ディレイ値
を若干調整するとリードできるようになるので、800MHzでも位相調整すれば行けるかも知れないが。。。うーん、どうなんでしょう。