Spartan6版 DDR2コントローラの作成 5

128bit,100MHz版に着手する前に、どの位の周波数まで動作するか見てみることにした。
Spartan6のPLLの逓倍の上限は1000MHzで、現在は800MHzなので、900MHzと1000MHzで試してみたが、両方ともタイミングがMetしなかった。そこで、FPGAのグレードを3にして（実機は2だが、3ということにして）合成してみたところ900MHzはMetした。



このbitファイルをFPGAにコンフィグレーションしメモリチェックプログラムを走らせてみたところ
エラーになったが、IODELAYの遅延を調整した結果動作するようになった。


ということで、動作マージンはありそうだ。