LatticeECP3用DDR3 SDRAMCの作成

タイトルを「LatticeECP3用DDR3 SDRAMCの作成」に変えた。

ECP3 HandBookを見つつPHY部の検討を進めている。

・ データの受け側、つまり、リードデータのキャプチャ部
ECP3のHigh-Speed DDR Interfaceには幾つかのモードがあり、DQSの位相を90°ずらしてこれをクロックとして使うことも出来るようであるが、このモードの場合はデータバスが11bit以下となるためDDRx SDRAM用には使えなさそうだ。 DDRx SDRAMの場合は DDRX2 Dynamicモードを使うようだ。  で、そのDDRX2 Dynamicモードにも以下の3モードがある。
　
・ GDDRX2_RX.ECLK.Dynamic (ECP3 Handbookより引用、以降同じ）

・ GDDRX2_RX.DQS.Dynamic

・ GDDRX2_RX.PLL.Dynamic


GDDRX2_RX.ECLK.Dynamicモードの場合はデータラインにDELAYBが有るだけで、他に位相調整要素はないが、DELAYBの位相調整の分解能は4bitしかないので、粗すぎて多分使えない。
したがって、DQS.DynamicかPLL.Dynamicになるわけだが、HandbookによるとDQS.Dynamicは入力クロックがデータにセンタリングされる場合に使うべきとあるのでこのモードを使えば良さそうだ。