ようやく、ちゃんとした画が映るようになった。
ちゃんとした画がでるようにはなったのだが、Timing解析の結果ではクロック載せ替えの部分でSetup ErrorとHold Errorが若干ある。 これらはfalse pathやmulticycle path指定すればいいとは思うのだが、Diamondでの制約の付け方が資料を見たりもしているのだが、何かよく判らない。 また、RTLを編集してClock位相関係を変えて合成するとTiming Errorはまったく出なくなるのだが、実際の動作は画がでなかったり不安定になったりする。 Timing Error有りだと安定動作、Timing Error無しだと不安定という、よく判らない状態だ。
何んかもやもやした気分だが、SDRAMCの作成はこれで終了としようと思う。
ここまでのRTL一式はいつも通り、
http://www.hi-ho.ne.jp/bravo-fpga/
に置いた。
自作CPUで遊ぶ 25
まだ制御ソフトが完成していないので今まではスピンドルを移動するために一々簡単なプログラムを書いて移動させていたのだが、非常に面倒なのでCNCペンダント的なものを作ることにした。 右側の縦に２つ並んでいるスイッチ...
-
ZYBOでLinuxを動かし、その上で X Windowを立ち上げ X アプリを動作させることが出来た。 以下はgnome-terminalとgnome-system-monitorを起動しgnome-screenshotで撮ったscreenshotだ。 これまでDFT ... -
FT232RというUSB-UART変換ICがある。このICにはBit Bang Modeという機能があって、UART用の端子がGPIO的制御が可能になる。 FT232Rを搭載したUSB-UART変換基板は秋月電子やマルツパーツ等色んなところで売られていて私もSparkfunのF...
はじめまして、今FPGAでDRAMの制御を試行していて、興味深く読んでいます。RTL実装を参考にしたかったのですが、公開されているURLが無効になってしまっていて見れませんでした。どこか別の所に引っ越ししていますか？
返信削除はじめまして。
削除すみません、現在 IPの無制限な公開は停止しています。以前と比べて最近は世の中が物騒になってきました。実際に何かが起きた訳ではありませんが、公開したIPを悪事に利用される懸念もあるため予防的措置として停止することにしました。ただし、メールなどで個別に送付することは可能です。データサイズは３５０KB程度です。ご希望でしたら送付先をお伝えください。
ありがとうございます。メールアドレスはどのように伝えれば良いでしょうか？
削除このコメント欄は私が承認しないと公開されないので、コメントで入れてください。内容を確認後承認せずに削除させて頂きます。お手数をおかけしますがよろしくお願いします。
削除ご連絡有難うございます。指定先に送付しました。
削除