(LP)DDR-SDRAMCの作成 3

内蔵CPUによるMemory R/Wは32bit単位でSingle Accessなので負荷としては軽い。 そこでいつものようにDRAMに画像データを置いてVGA I/Fに表示させた。これだとReadだけではあるがBurst Readが繰り返し発生する。 VGA I/FはSpartan3A Starter KitやDE0のように抵抗ラダー式にした。


画像サイズはXGA (1024x768)にした。 表示素材はNASAのImage Galleryから入手した。


表示のチラつきやノイズ等もなく綺麗に表示されている。

元々このSDRAMCではDRAMをSelfRefresh Modeにすることも出来るようにしていたが、もう少し進めてSelfRefresh時にDRAMへの供給Clockを止めたり、またSDRAMC停止時にはDeepPowerDown Modeにするようにした。 以下はSimulationで確認している様子。


SelfRefreshに入るところ


SelfRefreshから抜けるところ


停止（Deep Power Down)に入るところ


一応安定に動作できているので、いつも通りRTL一式を以下で公開した。
http://www.hi-ho.ne.jp/bravo-fpga/