公開RTLのライセンス

このブログを通して作ったIPのソース(RTL）は基本的に公開してきた。 ライセンスはGPLとしてきたが、これをBSD 3-Clauseに変更していこうと考えている。（特に理由は無い。）  手始めに、uartとi2cのIPをBSDに変更した。 ブログ開始からこれまでの全期間でのページビューの統計をみると、uartとi2cに関する記事が上位にくるのでこの２つから変更することにした。  他も実用性のありそうなIPは順次変更していこうと考えている。

ZYBO 5

ARMのAXIの資料やXILINXのUG等を読んでいる内にZYNQやVivado、AXIに関する他の資料も見たくなり、最近はそれらの資料や動画を読んだり聴講しまくっている。 RTLを書くのは、もう少し学習が進んでからで良いかなという気になってきた。  XilinxはQuick Take Videoという動画も多数公開しているようで、Youtubeにも多数アップされている。 （こういうのとか）
それらを見ていて、UltraFAST Design Methodology Checklist というすごいツールがあることを知った。  Documentation Navigatorに含まれている機能だが、Vivadoで開発を円滑に進めるためのチェックリストで、開発の各ステージでの必要な事がチェックリストの形で書かれている。 非常に有用だと思うのは、各ステージで参照すべきユーザーズガイド等の情報も記載されている点だ。 Xilinxのユーザーズガイドはどれもページ数が多く、且つ、種類も多いので、知りたい情報を得るのにどれを見ればいいのか判らない場合もある。  このツールのように開発の各段階で何を見るべきかという情報が示されているのは非常にValuableだと思う。

YoutubeにはZYNQに関するXilinxのtutorial videoも多数アップされているようだが、イタリアのボローニャ大学の方が個人的趣味で作成し公開しているZYNQ trainingという一連の動画も非常に解りやすくて良い。 言語は英語だが非常にゆっくりとした語り口で且つ丁寧に説明されているので判りやすい。 まだsession 05までしか見れていないのだが、session 04とsession 05は圧巻で、VivadoのIP IntegratorのBlock Design機能の使いやすさと凄さが良くわかる。  有料セミナーにして金取れるレベルじゃないかと思う。  SadriさんもVivadoもホントに素晴らしい！！