システムアーキテクチャは以下のようにした。
プログラムは以下のとおり
プログラムはAtlysで動かした物と基本的には同じだが、DE0はLCDがあるのでそこへの文字列出力もするようにした。また、DE0ではコアクロックが80MHzになるため、タイマーへの設定値も変えている。(pwm_init内部で換算している。)
コンパイラの方はまだ改善の余地があると思っているが、この辺でスナップショット版を公開することにした。
例によって以下に置いた。(表の最上段)
http://www.hi-ho.ne.jp/bravo-fpga/
コンパイラはパッチのみで、GCC自体のソースは含んでいない。
ビルド手順はREADMEに書いてある。
詳細ドキュメントは・・・そのうち書きたい。
0 件のコメント:
コメントを投稿